hi3531的pcie控制器使能

1. 关闭PCIe 控制器:
通过向系统控制寄存器PERIPHCTRL30[pcie0_app_ltssm_enabl]写入0 关闭PCIe0 控制
器。
通过向系统控制寄存器PERIPHCTRL77[pcie1_app_ltssm_enabl]写入0 关闭PCIe1 控制
器。
2. 使能PCIe 控制器相关的时钟:
设置CRG 寄存器PERI_CRG30[pcie0_cken]使能PCIe0 控制器时钟。
设置CRG 寄存器PERI_CRG30[pcie1_cken]使能PCIe1 控制器时钟。
3. 设置PCIe 控制器的工作模式(RC 模式/EP 模式):
通过系统控制寄存器中的PERIPHCTRL23[pcie0_slv_device_type]寄存器设置PCIe0 控
制器的工作模式。通过系统控制寄存器中的PERIPHCTRL70[pcie1_slv_device_type]寄存器设置PCIe1 控
制器的工作模式。
4. 设置PCIe 控制器软复位以复位PCIe 控制器。
向CRG 寄存器PERI_CRG30[pcie0_srst_req]写1 以复位PCIe0 控制器。
向CRG 寄存器PERI_CRG30[pcie1_srst_req]写1 以复位PCIe1 控制器。
5. 撤销PCIe 控制器软复位。
向CRG 寄存器PERI_CRG30[pcie0_srst_req]写0 以撤销PCIe0 控制器复位。
向CRG 寄存器PERI_CRG30[pcie1_srst_req]写0 以撤销PCIe1 控制器复位。
6. 设置PCIe 控制器的类代码:
当工作在RC 模式时,需要配置对应的控制器的类代码寄存器(CLASS Code
Register)为0x060400(对应为PCI 到PCI 桥设备)。PCIe0 控制器和PCIe1 控制器的
类代码寄存器位于各自的PCIe 配置寄存器空间内。
EP 模式下无需设置(默认值)。
7. 使能PCIe 控制器:
通过向系统控制寄存器PERIPHCTRL30[pcie0_app_ltssm_enable]写入1 使能PCIe0 控制
器。PCIe0 控制器使能后,PCIe0 控制器开始链路建立过程。
通过向系统控制寄存器PERIPHCTRL77[pcie1_app_ltssm_enable]写入1 使能PCIe1 控制
器。PCIe1 控制器使能后,PCIe1 控制器开始链路建立过程。
----结束

 

若PCIe 控制器与对端设备之间的连接未建立,不可向对端设备发起任何PCIe 事务。
软件通过查询系统控制寄存器PERICTRL39[pcie0_rdlh_link_up]可以确定PCIe0 控制器
是否已与对端设备建立连接。
软件通过查询系统控制寄存器PERICTRL40[pcie1_rdlh_link_up]可以确定PCIe1 控制器
是否已与对端设备建立连接。
请参考系统控制器中关于PERICTRL39 和PERICTRL40 寄存器的定义

时间: 2024-09-19 16:03:10

hi3531的pcie控制器使能的相关文章

hi3531的pcie atu资源重映射

1. 设置ATU 区域号寄存器为需要配置的地址转换区编号. 2. 设置ATU Region Lower Base Address Register 和ATU Region Upper Base Address Register.(在此区域内的目标地址将由区域号寄存器所在的ATU 转换) 3. 设置ATU Region Limit Address Register. 4. 设置ATU Region Lower Target Address Register 和ATU Region Upper Ta

HI3531由DMA 发起PCIe 事务

Hi3531 PCIe 控制器内含DMA 控制器,DMA 控制器包含有两个DMA 通道(一个 DMA 读通道和一个DMA 写通道).PCIe 控制器内包含的DMA 控制器用于大数据量 的存储器读写事务,以提高数据传输的速率. DMA 控制器可以实现如下的存储器读写事务: DMA 控制寄存器 软件可通过DMA 控制寄存器来配置DMA 传输,也可以通过DMA 控制寄存器启动和 停止DMA 传输.DMA 控制寄存器位于PCIe 控制器的配置寄存器空间内,DMA 控制 寄存器的定义请参考本章的PCIe

Linux的进程运行在哪个CPU内核上的方法

  当你在 多核 NUMA 处理器上运行需要较高性能的 HPC(高性能计算)程序或非常消耗网络资源的程序时,CPU/memory 的亲和力是限度其发挥最大性能的重要因素之一.在同一 NUMA 节点上调度最相关的进程可以减少缓慢的远程内存访问.像英特尔 Sandy Bridge 处理器,该处理器有一个集成的 PCIe 控制器,你可以在同一 NUMA 节点上调度网络 I/O 负载(如网卡)来突破 PCI 到 CPU 亲和力限制. 作为性能优化和故障排除的一部分,你可能想知道特定的进程被调度到哪个 C

M.2和SATA3固态硬盘的区别

  M.2和SATA3固态硬盘的区别 M.2是什么意思? M.2是一种固态硬盘新接口,是Intel推出的一种替代MSATA新的接口规范,也就是我们以前经常提到的NGFF,英文全称为:Next Generation Form Factor. M.2接口固态硬盘主要优势在于体积相比传统的SATA3.0.MSATA更小,并且读取速度更快,对于一些移动设备兼容性更好. M.2和SATA3固态硬盘的区别 目前固态硬盘(SSD)常用的接口主要有3种: SATA3 - 外形尺寸是2.5寸硬盘的标准尺寸,与2.

如何区分M.2接口的固态硬盘

  如何区分M.2接口的固态硬盘?          M.2是Intel带领制定的新一代接口标准,具有体积更小,接口更快的特点,目前的主要规格有以下几种,主要是长度不一样. 下图是影驰的两款M.2 SSD: 图中短的是影驰铁甲战将M.2 128GB 长的是影驰铠甲战将M.2 256GB 这两款都是M.2接口,如何分辨出哪个是PCI-E SSD哪个是SATA SSD?在弄清楚这个问题之前,我们先来解答几个常见问题. 1.同是M.2接口,为什么会有PCI-E和SATA之分? 这 是因为两者所走的通道

Core i3含义是什么

  Core i3(中文:酷睿 i3,核心代号:Clarkdale)处理器是英特尔的首款CPU+GPU产品,建基于Intel Westmere微架构.与Core i7支持三通道存储器不同,Core i3只集成双通道DDR3存储器控制器.另外,Core i3集成了一些北桥的功能,将集成PCI-Express控制器.接口亦与Core i7的LGA 1366不同,Core i3采用了全新的LGA 1156.处理器核心方面,代号Clarkdale,采用32纳米制程的Core i3有两个核心,支持超线程技

5.3 存储器、I/O和配置读写请求TLP

本节讲述PCIe总线定义的各类TLP,并详细介绍这些TLP的格式.在这些TLP中,有些格式对于初学者来说较难理解.读者需要建立PCIe总线中与TLP相关的一些基本概念,特别是存储器读写相关的报文格式.在PCIe总线中,存储器读写,I/O读写和配置读写请求TLP由以下几类报文组成. (1)      存储器读请求TLP和读完成TLP 当PCIe主设备,RC或者EP,访问目标设备的存储器空间时,使用Non-Posted总线事务向目标设备发出存储器读请求TLP,目标设备收到这个存储器读请求TLP后,使

Intel:Optane闪腾硬盘仅支持7代酷睿处理器

   英特尔基于3D Xpoint的Optane黑科技储存技术,被认为是从60年代到现在内存技术的下一个突破,首次将内存和存储结合到了一起 ,这是一种比DRAM更便宜.比NAND更快的非易失性设备.不久之前,英特尔已经宣布革命性的Optane创新储存技术即将出货,并且下一代已经开始研发当中了. 尽管具体出货日期暂未确定,但既然越来越近了,很多PC爱好者想知道,到底哪些平台能够获得支持呢?根据目前掌控的信息了解,作为新鲜事物,Optane储存的成本和实际售价都相当昂贵,而且容量有限,例如搭载在Th

揭秘中国X86 CPU两大阵营,海光、兆芯谁更强?

前不久,永恒之蓝肆虐,教育网和公安内网遭到攻击,洛阳市公安官方甚至发文,承认公安内网陷入瘫痪.而Intel在不久前表示版本号为6.x.7.x.8.x.9.x.10.x.11.5.以及11.6系列的所有固件产品存在严重的漏洞,这就意味着英特尔近十年来的固件芯片都会受到影响. 根据资料表明,国家已经制订了旨在使用国产化产品替代进口产品的计算机计划--全国党政系统的计算所实现国产化替代,从而保障国家的信息安全.不过,考虑到党政办公中,暂时还不可能一下子就彻底抛弃Windows,即便用Linux取代Wi