最近学习FPGA，今天出现了一个错误提示：no simulation input file assignment specify ...以前没遇到过的
具体过程是这样的，今天试验在各个工程文件中生成功能模块，然后新建一个工程，调用各个模块，导致进行仿真时提示了那个错误。然后百度了下，确实有些问题：
翻译成中文就是仿真文件没有被指定，要仿真的话先要建一个仿真文件: file -> new -> 选择Other file选项卡 -> Vector Waveform File 。 然后把输入输出端口加进去，再设置输入的信号，保存，就可以仿真了。
如果你之前已经建立过了，就打开assignments->settings->simulator settings
看里面的有个文本框 simulation input 里面是否为空，为空的话就要找到你所建立的Vector Waveform File 文件，是以*.VMF结尾的，如果没找到，你又以为你建立了Vector Waveform File ,很可能粗心的你还没保存Vector Waveform File ,保存了才会在project里面找到。
找到之后进行仿真，如果是functional simulation，要做processing>generate functional simulation netlist..不然会出现
Error: Run Generate Functional Simulation Netlist (quartus_map bmg_control --generate_functional_sim_netlist) to generate functional simulation netlist for top level entity bmg_control before running the Simulator (quartus_sim)之类的错误。最后在进行仿真，就可以看到波形图了。