《CMOS集成电路后端设计与实战》——3.5 标准单元设计EDA工具

3.5 标准单元设计EDA工具

全定制设计实现过程中需要一系列的后端工具,这些工具来自不同的EDA公司,大部分工具在第2章中都有相应的介绍。本节只列出后续全定制实战章节中所使用的主要工具。
1)版图设计工具——Virtuoso Layout Editor。该软件是后续全定制实战章节中用于版图实现所需要使用的工具,该工具也是全定制设计的主要版图编辑工具,也是业界最常用的版图设计工具之一。
2)电路设计工具——Virtuoso Schematic Composer。该软件是后续全定制实战章节中用于电路设计时所需要使用的工具,该工具也是业界最常用的电路设计工具之一。
3)DRC、ERC工具——Hercules Explorer DRC。该软件是后续全定制实战章节中用于版图物理设计检查的工具,该工具也是业界最常用的物理验证工具之一。
4)LVS工具——Hercules Hierarchical Design Verif?ication。该软件是后续全定制实战章节中用于版图与网表物理等价性检查的工具,该工具也是全定制设计中的主要版图物理验证工具,也是业界最常用的物理验证工具之一。
5)RC寄生参数提取工具——Star RCXT。该软件是后续全定制实战章节中用于物理版图寄生参数提取的工具,该工具也是业界最常用的物理版图寄生参数提取工具之一。
6)电路仿真分析工具——Virtuoso Spectre Circuit Simulator。该软件是后续全定制实战章节中用于电路仿真分析的工具,该工具也是业界最常用电路仿真分析的工具之一。
7)时序特性提取工具——SignalStorm Library Characterizer。该软件是后续全定制实战章节中用于时序特性提取的工具,该工具也是业界最常用时序特性提取工具之一。目前该工具已经集成到Encounter Timing System工具中,但是工作流程基本没有变化。
8)物理特性提取工具——Abstract Genetrator。该软件是后续全定制实战章节中用于物理特性提取的工具,该工具也是业界最常用物理特性提取工具之一。

时间: 2024-09-15 13:00:38

《CMOS集成电路后端设计与实战》——3.5 标准单元设计EDA工具的相关文章

《CMOS集成电路后端设计与实战》——2.2 后端全定制设计方法

2.2 后端全定制设计方法 后端全定制设计的目标就是以最小的面积与功耗代价获得性能最高的物理设计结果,涉及布局规划.结构设计.电路设计.流片厂工艺等多方面的因素.在后端全定制设计中,每个晶体管的尺寸.形状.布局位置以及与其他器件的互连都经过精心考虑,由后端全定制设计者手工完成,因此可以获得最高的性能且面积最小.功耗最低.同样由于电路和版图设计完全由后端全定制设计者手工完成,因此后端全定制设计的自动化程度很低.设计周期长.成本比较高.虽然如此,对于那些性能要求很高同时生产量比较大的部件设计如存储器

《CMOS集成电路后端设计与实战》——3.3 标准单元设计流程

3.3 标准单元设计流程 标准单元的设计流程是实现标准单元建库工作的基本指导方针,只有在一套完善且系统的开发流程下逐步完成每个工作环节才能实现标准单元库的建立.一般情况下,可以按照以下六大步骤完成CMOS标准单元库的开发工作,但在实际应用过程中由于种种原因,会出现开发工作的反复迭代,例如当工艺和互连线的器件模型不够精确时,引起单元特征化,得到的模型参数不够精确,就需要迭代.如图3-22所示为标准单元库实现的基本流程图. 1)方案设计.根据设计需求确定设计目标和实现方案. 2)电路及版图设计生成.

《CMOS集成电路后端设计与实战》——2.1 集成电路后端设计

2.1 集成电路后端设计 在集成电路设计中,从Verilog/VHDL代码(RTL级)编写验证再通过综合(synthesis)转换成门级网表(gate netlist)的过程称为数字前端设计.接下来的工作就是门级网表的物理实现,即把门级网表转换成版图,这个过程通常称为后端设计(backend design).完整的后端设计由后端半定制与后端全定制两个设计部分组成:1)后端全定制设计是指在设计初期最先按照设计需求设计出的物理单元库,物理单元库由标准单元库.IP库及满足特殊需求的定制部件单元等组成.

《CMOS集成电路后端设计与实战》——第3章 后端全定制设计之标准单元设计技术

第3章 后端全定制设计之标准单元设计技术集成电路制造工艺已经向超深亚微米和纳米迈进,标准单元库的设计面临着新的挑战.标准单元库的成功开发对单元库的开发者来说变得越发艰巨,不仅用户的需求越来越高,集成电路设计的环境也越来越复杂.标准单元库是集成电路设计的基础,它的质量和性能对集成电路的设计来说至关重要.具备自行设计标准单元库的后端设计能力能够大大地提升集成电路设计性能并对特殊需求的设计进行灵活优化.

《CMOS集成电路后端设计与实战》——2.3 后端半定制设计方法

2.3 后端半定制设计方法 后端半定制设计流程可以称为自动布局布线阶段(APR),该阶段中APR设计者对所需物理库的设计细节是透明的,只需要熟练应用后端全定制环节提供的库单元来完成达到时序,面积等设计标准要求的芯片组装过程.后端半定制设计是基于现有单元物理库及先进的布局布线EDA工具的设计,由于在设计中占主要部分的标准单元库(standard cell library)里各个单元的高度相等,宽度不限,单元中的电源.地线及输入输出端口位置都有特殊的规定,使得单元与单元连接时变得简单.有条理,布局也

《CMOS集成电路后端设计与实战》——3.2 标准单元设计技术

3.2 标准单元设计技术 目前,标准单元库的设计面临着新的挑战.首先,由于芯片集成度越来越大,功耗成为设计中需要着重考虑的因素之一:其次,从成本考虑,芯片的面积利用率需要进一步优化:其三,由于系统级芯片的工作频率越来越高,从而对芯片的工作性能提出了更高的要求.目前,许多EDA厂商推出了针对深亚微米技术带来的问题解决方案与工具,但从现有的设计流程来说,对标准单元库进行针对深亚微米技术的优化仍是最关键的步骤.然而出于成本的考虑,通常在标准单元库中很难同时综合考虑高速.低功耗.面积来进行优化. 3.2

《CMOS集成电路后端设计与实战》——3.4 标准单元设计需要的数据

3.4 标准单元设计需要的数据 在进行标准单元设计前,还要准备好各种基本的设计数据.标准单元设计需要的主要数据如表3-1所示.

《CMOS集成电路后端设计与实战》——1.2 国内集成电路发展现状

1.2 国内集成电路发展现状 集成电路对国民经济的倍增作用已被人们充分认识,它对各行业的影响可表示为:IC业.电子整机业.应用服务业的比为1∶10∶100.有关资料表明,集成电路对一个国家经济发展的贡献率远大于其他产业,例如,钢铁对国民生产总值(GNP))的贡献率为1,汽车对GNP的贡献率为5,彩电对GNP的贡献率为30,计算机对GNP的贡献率为1000,而集成电路对GNP的贡献率为3000,发达国家GNP增长的65%与IC相关.尤其集成电路高级产品-芯片,它被人们形象地比喻为国家的"工业粮食&

《CMOS集成电路后端设计与实战》——3.1 设计标准单元库的重要性

3.1 设计标准单元库的重要性 随着集成电路工艺技术的迅速发展,系统级芯片(SOC)的规模越来越大,系统级芯片的设计也越来越复杂.尽可能使用已验证的可重复使用的IP库,是缩短设计周期.保证设计一次成功.降低系统级芯片成本的关键.标准单元库是IP库中最基本的一种,是集成电路设计的基础,对设计的性能.功耗.面积和成品率至关重要.设计人员在设计之初,必须建立一套完整的与工艺线相对应的.内容丰富的.设计合理并且参数准确的标准单元库,这已成为加快设计的必要条件.流片厂家提供的初级标准单元库虽然是使用最普遍