QPI总线如何定义

   Intel的QuickPath Interconnect技术缩写为QPI,译为快速通道互联。事实上它的官方名字叫做CSI,Common System Interface公共系统界面,用来实现芯片之间的直接互联,而不是在通过FSB连接到北桥,矛头直指AMD的HT总线。无论是速度、带宽、每个针脚的带宽、功耗等一切规格都要超越HT总线。

  QPI示意图


  1、QPI---QuickPath Interconnect 用于替代FSB

  2、带宽更大---数据传送速度是FSB 1600的2倍—25.6GB/S

  3、效率更高---支持多条系统总线连接

  QPI的技术特点

  带宽更大

  Intel的QuickPath Interconnect技术缩写为QPI,译为快速通道互联。事实上它的官方名字叫做CSI,Common System Interface公共系统界面,用来实现芯片之间的直接互联,而不是在通过FSB连接到北桥,矛头直指AMD的HT总线。无论是速度、带宽、每个针脚的带宽、功耗等一切规格都要超越HT总线。

  QPI是一种基于包传输的串行式高速点对点连接协议,采用差分信号与专门的时钟进行传输。在延迟方面,QPI与 FSB几乎相同,却可以提升更高的访问带宽。一组QPI具有具有20条数据传输线,以及发送(TX)和接收方(RX)的时钟信号。

  一个QPI数据包包含80位,需要两个时钟周期或四次传输完成整个数据包的传送(QPI的时钟信号速率是传输速率的一半)。在每次传输的20bit数据中,有16bit是真实有效的数据,其余四位用于循环冗余校验,以提高系统的可靠性。由于QPI是双向的,在发送的同时也可以接收另一端传输来的数据,这样,每个QPI总线总带宽=每秒传输次数(即QPI频率)×每次传输的有效数据(即16bit/8=2Byte)×双向。所以QPI频率为4.8GT/s的总带宽=4.8GT/s×2Byte×2=19.2GB/s,QPI频率为6.4GT/s的总带宽=6.4GT/s×2Byte×2=25.6GB/s。(bit-位,Byte-字节,1Byte=8bit)

  效率更高

  此外,QPI另一个亮点就是支持多条系统总线连接,Intel称之为multi-FSB。系统总线将会被分成多条连接,并且频率不再是单一固定的,也无须如以前那样还要再经过FSB进行连接。根据系统各个子系统对数据吞吐量的需求,每条系统总线连接的速度也可不同,这种特性无疑要比AMD目前的Hypertransport总线更具弹性。

  QPI对AMD和NVIDIA的影响

  做为行业领导性厂商,每次Intel平台的进步都是有人欢喜有人愁。比如,AMD面临着该如何追赶Intel处理器革新速度的问题,如果未来AMD无法跟上英特尔的步伐,其市场份额肯定将变得越来越小。当然,AMD有其过硬的显卡技术支撑,这正是目前Intel所欠缺的。

  AMD CPU如真能将其GPU整合,带来的市场影响力也是巨大的。

  NVIDIA的处境,Intel的目标是CPU整合GPU,而NVIDIA的目标则是GPU整合CPU,虽然NVIDIA自身对其信心满满,从目前的竞争形势来看,一项是靠显卡技术、芯片组维系的NVIDIA,面对Intel的打压,必须在Intel平台推广SLI,面对Intel和AMD的CPU整合GPU方案,对NVIDIA的低端、中低端显卡市场又非常大的影响。

  QPI = Quality Performance Index﹐ 品质指标。

时间: 2024-10-31 13:54:35

QPI总线如何定义的相关文章

1.1 PCI总线的组成结构

如上文所述,PCI总线作为处理器系统的局部总线,是处理器系统的一个组成部件,讲述PCI总线的组成结构不能离开处理器系统这个大环境.在一个处理器系统中,与PCI总线相关的模块如图1?1所示. 如图1?1所示在一个处理器系统中,与PCI总线相关的模块包括,HOST主桥.PCI总线.PCI桥和PCI设备.PCI总线由HOST主桥和PCI桥推出,HOST主桥与主存储器控制器在同一级总线上,PCI设备可以方便地通过HOST主桥访问主存储器,即进行DMA操作. 值得注意的是,PCI设备的DMA操作需要与处理

CAN总线简介

CAN总线简介              1.  引言 随着汽车工业的发展,20世纪80年代中期,率先由Bosch公司研发出新一代的汽车总线即控制器局域网(Controller Area Network,简称:CAN总线或CAN-bus),CAN总线具有布线简单.典型的总线型结构.可最大限度的节约布线与维护成本.稳定可靠.实时.抗干扰能力强.传输距离远等特点,这些都决定了CAN总线必定是一种成功的总线.一经推出不仅在汽车行业得到广泛的推广与应用,在诸如航天.电力.石化.冶金.纺织.造纸等领域也得

第1章 PCI总线的基本知识

PCI总线作为处理器系统的局部总线,主要目的是为了连接外部设备,而不是作为处理器的系统总线连接Cache和主存储器.但是PCI总线.系统总线和处理器体系结构之间依然存在着紧密的联系. PCI总线作为系统总线的延伸,其设计考虑了许多与处理器相关的内容,如处理器的Cache共享一致性和数据完整性,以及如何与处理器进行数据交换等一系列内容.其中Cache共享一致性和数据完整性是现代处理器局部总线的设计的重点和难点,也是本书将重点讲述的主题之一. 独立地研究PCI总线并不可取,因为PCI总线仅是处理器系

vxi总线

20世纪80年代后期,仪器制造商发现GPIB总线和VME总线产品无法再满足军用测控系统的需求了.在这种情况下,HP.Tekronix等五家国际著名的仪器公司成立了VXIbus联合体,并于1987年发布了VXI规范的第一个版本.几经修改和完善,与1992年被IEEE接纳为IEEE-1155-1992标准. 1规范 VXIbus规范是一个开放的体系结构标准,其主要目标是使VXIbus器件之间.VXIbus器件与其它标准的器件(计算机)之间能够以明确的方式开放地通信:使系统体积更小:通过使用高带宽的吞

分享一个分布式消息总线,基于.NET Socket Tcp的发布-订阅框架,附代码下载

一.分布式消息总线      在很多MIS项目之中都有这样的需求,需要一个及时.高效的的通知机制,即比如当使用者A完成了任务X,就需要立即告知使用者B任务X已经完成,在通常的情况下,开发人中都是在使用者B所使用的程序之中写数据库轮循代码,这样就会产品一个很严重的两个问题,第一个问题是延迟,轮循机制要定时执行,必须会引起延迟,第二个问题是数据库压力过大,当进行高频度的轮循会生产大量的数据库查询,并且如果有大量的使用者进行轮循,那数据库的压力就更大了.      那么在这个时间,就需要一套能支持发布

4.2 PCIe体系结构的组成部件

PCIe总线作为处理器系统的局部总线,其作用与PCI总线类似,主要目的是为了连接处理器系统中的外部设备,当然PCIe总线也可以连接其他处理器系统.在不同的处理器系统中,PCIe体系结构的实现方法略有不同.但是在大多数处理器系统中,都使用了RC.Switch和PCIe-to-PCI桥这些基本模块连接PCIe和PCI设备.在PCIe总线中,基于PCIe总线的设备,也被称为EP(Endpoint). 4.2.1 基于PCIe架构的处理器系统 在不同的处理器系统中,PCIe体系结构的实现方式不尽相同.P

5.1 TLP的格式

当处理器或者其他PCIe设备访问PCIe设备时,所传送的数据报文首先通过事务层被封装为一个或者多个TLP,之后才能通过PCIe总线的各个层次发送出去.TLP的基本格式如图5?1所示. 一个完整的TLP由1个或者多个TLP Prefix.TLP头.Data Payload(数据有效负载)和TLP Digest组成.TLP头是TLP最重要的标志,不同的TLP其头的定义并不相同.TLP头包含了当前TLP的总线事务类型.路由信息等一系列信息.在一个TLP中,Data Payload的长度可变,最小为0,

为你的集成需求选择合适的ESB

公司内外的不同应用间需要进行相互通信.企业服务总线(Enterprise Service Bus,ESB)已经被视为支持应用集成的 工具.但是ESB是什么呢?什么时候使用集成套件(integration suite)更为合适呢?下一个项目最合适的产品是什么?本 文将会讲述为什么没有银弹(silver bullet)以及为何有时ESB可能也是错误的选择.对于项目的成功来讲,选择合适的产 品是至关重要的. 术语"企业服务总线"的定义 众多来自不同供应商的产品都包含了"企业服务总线

linux驱动编程--设备模型

  在前面学习了 kobject和 kset之后,就迫不及待的想开始"研究"设备模型了.经过这几天的学习,感觉受益匪浅.所以就将自己的理解整理了下来 想要完成一个设备的驱动,就要涉及三部分: Bus, device, driver.当然这些"新"节点都是最终继承于kobject. 一.Bus 这里先整理一下BUS,总线负责在设备与驱动间建立连接,包括 I2C, PCI, 串口,platform等.其中platform是虚拟总线. 1.1 结构体 信息结构体是 bus