《CMOS集成电路后端设计与实战》——2.1　集成电路后端设计

2.1　集成电路后端设计

在集成电路设计中，从Verilog/VHDL代码（RTL级）编写验证再通过综合（synthesis）转换成门级网表（gate netlist）的过程称为数字前端设计。接下来的工作就是门级网表的物理实现，即把门级网表转换成版图，这个过程通常称为后端设计（backend design）。
完整的后端设计由后端半定制与后端全定制两个设计部分组成：
1）后端全定制设计是指在设计初期最先按照设计需求设计出的物理单元库，物理单元库由标准单元库、IP库及满足特殊需求的定制部件单元等组成。该物理库为后续后端半定制设计提供物理实现基础。
2）后端半定制设计是指使用布局布线工具并基于后端全定制阶段完成的标准单元库及IP库并根据前端设计完成整个芯片的组装与实现，这个过程又称为数字后端设计（自动布局布线-APR）。