问题描述
- FPGA向PC网口发送数据,已按UDP封装,但用抓包工具找不到发送的数据包,怎么破啊?
-
问题如标题所示,采用的是XILINX的virtex 6芯片
网口程序在原本V6核里面的tri emac IP core中添加自己的UDP封装
抓不到发送的数据包
直接用IP核附带的example程序也不行
求大神指导啊......
时间: 2024-11-02 12:26:04
采用的是XILINX的virtex 6芯片
网口程序在原本V6核里面的tri emac IP core中添加自己的UDP封装
抓不到发送的数据包
直接用IP核附带的example程序也不行
求大神指导啊......