《数字逻辑设计与计算机组成》一3.2 算术函数

3.2 算术函数

加法、减法、乘法和除法是4种基本算术函数。更多复杂的函数,例如求平方根、指数和正弦值等,这些对浮点(FP)数操作的函数都会用到基本的4个函数来产生输出。随着这些年集成芯片(IC)中三极管的数量不断增加,越来越多的算术函数可以在硬件上实现。例如,早期的微处理器只能在硬件上实现加法和减法功能,其他的功能只能在软件上实现。现在的许多计算器还是有一小部分功能在硬件上实现而大部分在软件上实现。现代微处理器通常包括叫作整数单元(IU)的整数算术电路和浮点单元(FPU)。通常,一个现代微处理器包括多个IU和FPU,也包括在第1章中讨论的整数和浮点数单指令多数据流(SIMD)单元。

时间: 2024-07-28 18:04:49

《数字逻辑设计与计算机组成》一3.2 算术函数的相关文章

《数字逻辑设计与计算机组成》一 导读

前 言 Digital Logic Design and Computer Organization with Computer Architecture for Security 编写本书的目的是让读者通过一本教科书全面理解数字逻辑设计和计算机组成.此外,本书还有独立的一章介绍安全的计算机体系结构. 本书涵盖数字逻辑设计的基本原理和Verilog硬件描述语言设计.各个章节分别讨论简单和复杂的组合电路和时序电路的设计方法.本书概述了电路设计的现代工具和方法,而Verilog实例仅用于展示该语言的

《数字逻辑设计与计算机组成》一 第1章 1.1 简介

第1章 Digital Logic Design and Computer Organization with Computer Architecture for Security 导 论 1.1 简介 计算机.iPad.手机等设备已经引起了一场改变我们生活方方面面的数字革命.所有的数据形式,从数字和文本到音频.图像和视频,都能被表示为由一系列0和1组成的序列.数字系统已经改变了我们的沟通.工作.娱乐乃至购物的方式,并被大量应用于我们所见和所用的一事一物之上.它们也存在于汽车.杂货店结账设备.电

《数字逻辑设计与计算机组成》一 1.2 逻辑设计

1.2 逻辑设计 数字电路即逻辑电路,可以实现一个或多个布尔表达式,而每个布尔表达式均定义了一个或多个输入与单一输出之间的逻辑关系.输入和输出都由布尔变量命名,称为信号,每个信号的值或者为真(T)或者为假(F).公式(1-2)定义了有a.b.c三个输入信号和一个输出信号f的逻辑电路布尔(逻辑)表达式.图1-3a显示了该电路的方框图. 表达式中的AND.OR和NOT为布尔逻辑运算符.晶体管构成的逻辑门用于实现每一种布尔运算符.现代集成电路使用数百万个逻辑门实现处理器这类复杂的逻辑电路.当两个输入都

《数字逻辑设计与计算机组成》一2.9 实现

2.9 实现 现代数字电路设计师依靠CAD工具来将设计模型翻译成实现数据.数字设计CAD工具将数字电路的描述综合(翻译)成优化过和对技术依赖的门级描述,称为网表.特定用途的集成芯片(ASIC)和FPGA都是非定制IC技术的例子.处理器芯片是典型的定制IC技术的例子.电路可以用框图表示,也可以用HDL语言描述,或者同时使用这两种方法描述.然而,现代CAD工具需要将电路描述成HDL语言. 2.9.1 可编程逻辑器件 可编程逻辑器件(PLD)是预制的,即不包含任何制造缺陷的封闭现成设备.它们可以被编程

《数字逻辑设计与计算机组成》一 1.3 计算机组成

1.3 计算机组成 逻辑设计要解决的是关于电路描述.综合.最小化和仿真的相关问题,而计算机组成则研究电路部件及其物理关系,这些部件构成处理核心(CPU).处理器.存储器.I/O设备控制器和接口,这些模块相互连接就构成计算机.例如,图1-1中的寄存器文件.加法器.乘法器和选择器组成一个数据通路.控制单元和数据通路(通过一系列控制信号)组合成所需的运算单元,可以产生两数之和或其乘积.两个内部组织不相同的CPU可以执行同一指令系统的指令.例 如,32位Intel和AMD处理器可以执行同一指令系统的指令

《数字逻辑设计与计算机组成》一 2.5 逻辑化简算法

2.5 逻辑化简算法 K图化简是一种图形的方式,只能适用于很小数目的变量,例如4个变量的表达式中.当变量数大于4时,在20世纪50年代中期发明的叫作奎因-麦克拉斯基算法的数学方式更合适于表达式化简.这个算法使用比K图更少的步骤来寻找最小逻辑表达式.最小项被划分成不同的集合,每一个集合都只包含一个在二进制表达中有特殊个1的个数的最小项.考虑例2-5中的表达式f (w, x, y, z) = Σ (0, 2, 3, 4, 5, 6, 7, 8, 10, 12, 13).在二进制中,最小项为0000,

《数字逻辑设计与计算机组成》一2.7 其他逻辑门

2.7 其他逻辑门 作为对之前标准逻辑门的补充,这节里将介绍一些其他对设计数字系统来说必需的其他逻辑门.这些逻辑门有缓存.集电极开路(OC)缓冲区和三态缓存. 2.7.1 缓存 缓存的符号和真值表如图2-22a所示.一个缓存不会改变其输入信号:只是简单地放大它.假设与门的扇出为5,缓存可以增加与门的扇出至5-9,如图2-22b所示. 2.7.2 集电极开路缓冲区 OC缓冲区和缓存门类似,除了当其输入为逻辑1时,其输出变为高阻抗,如Z(图2-23a)所示.高阻抗信号既不是逻辑0也不是逻辑1,而是显

《数字逻辑设计与计算机组成》一 第2章 2.1 简介

第2章 Digital Logic Design and Computer Organization with Computer Architecture for Security组合电路:小型设计 2.1 简介 第1章中简单介绍了组合电路以及它们在数字系统中的应用.在这一章里,我们将涉及小的组合电路设计方法,但这些方法与设计大的组合电路用到的方法有所不同.而且,当我们手动进行最小化设计时,我们将会限制输入引脚的个数为4个,对于一些输入个数虽然超出了4但不是很大的情况(比如5个或6个),我们也会

《数字逻辑设计与计算机组成》一 第3章 3.1 简介

第3章 Digital Logic Design and Computer Organization with Computer Architecture for Security组合电路:大型设计 3.1 简介 在前一章中介绍的设计技术只适用于很少输入数目的组合电路.有很多输入的组合电路必须以不同的方式设计.例如,考虑有n = 32个输入的组合电路.其真值表可能会有超过40亿行--对于第2章介绍的设计电路方法来说,这个数目特别巨大.再有,大型电路肯定会遇到设计扇入和扇出的需求.这就要求一种自顶

《数字逻辑设计与计算机组成》一 2.8 设计实例

2.8 设计实例 在第1章中讨论过,一个数据通路包括许多电路模块.本节我们将讨论一些常见的但是比较小型的组合电路模块.在第1章中图1-1中所示的"选择器"模块也被叫作多路转换器.其他将讨论的实例包括简单的加法器.译码器和编码器模块.1位加法器,也叫作全加器(FA),产生两个1位输入的和,并输出一个0或1的传位进位.译码模块将数字A(0.1.2等)转换成对应的输出信号(例如,f0.f1.f2等).任何时候都只有一个输出f0.f1等是有效的.另一方面,编码器所做的工作是译码器的逆向工作,将