台湾半导体行业协会执行董事Nicky Lu认为“虚拟”摩尔定律时代即将到来，从而使芯片行业重新回归健康的增长与盈利轨道。
Nicky Lu
“半导体行业将再度迎来另外三十年增长周期，”Lu在接受采访时预测称。“我们将亲眼目睹‘实质性’1纳米制程工艺的出现，这意味着摩尔定律将以‘虚拟’形式存在。”
半导体行业确实需要一场巨大变革以实现持续发展。从1995年到2008年，半导体领域年均复合增长率达到7%，而总体投资者回报则为股市平均水平的近三倍。然而，如今的形势则出现了巨大逆转。
尽管仍有部分半导体厂商继续蓬勃发展并得以兼并规模较小的竞争对手，但这一市场的整体增长与营收水平确实开始不断下滑。
半导体行业如果能够实现1纳米制程水平，则可突破每年4000亿美元的营收壁垒，顺利实现1万亿美元的发展前景，Nicky Lu表示。在今年11月7日将于日本富山市召开的IEEE亚洲固态电路大会上，他将发表一篇题为《全新硅通道》的论文，并在其中概述传统纯属缩放芯片技术的局限性以及如何向新一代方案进行过渡。
有证据表明，目前线性缩放机制已经达到其物理极限。“有从业者指出，他们正在努力实现10纳米级别制程工艺模型，但其中已经无法提供任何线性活动空间，”Lu解释称。
脱离平面
正因为如此，技术开发工作已经开始向非线性方向迈进。2011年，英特尔公司公布了其三栅极技术，即能够将硅晶体管由平面构造发展为三维构造。利用3D架构，以0.85作为等比例系数进行缩放，即可让晶体管密度实现平面架构中的0.5系数缩放效果，Lu表示。
其它厂商也纷纷跟随这一发展潮流。东芝公司构建起48层3D NAND，这款记忆体被应用于苹果的iPhone 7手机当中。三星方面对思路更进一步加以拓展，打造出64层闪存存储设备。虽然其制程技术水平仅为32纳米，但其实际存储密度已经基本相当于13纳米水平，Lu指出。
“现在我们已经迈进了芯片2.0的时代，架构中开始采用垂直晶体管，而缩放系数也在0.8到0.85之间，”Lu解释称。“芯片3.0则很可能以3D的形式存在。我们将见证越来越多厂商走上这一发展方向。”
根据Lu提出的理论以及论文中的表述，芯片4.0将带来更大的飞跃。4.0时代立足于3.0一代的现有优势，同时以此为基础建立更多新型应用方式，例如增加现实、虚拟现实以及机器智能等，他表示。Lu将发展阶段中的下一个阈值称为异质集成，具体醚讲就是利用诸如集成扇出(简称InFO)等手段将硅与非硅材料加以整合。
展望InFO以及更遥远的未来
InFO是一种封装技术，由台湾半导体制造有限公司(简称TSMC)开发，旨在将接合焊盘放置在芯片边缘，其不再需要与衬底进行互连。InFO能够将封装厚度减少20%，提升20%速度水平且令发热量改善10%。
英飞凌公司于2008年以该技术为基础开发出嵌入式晶片级球栅阵列(简称eWLB)，旨在进一步降低成本及封装厚度，同时提升元器件集成度水平。然而，产量问题妨碍了这项新技术的实际采用，直到台积电(TSMC)方面成功实现InFO商业化。
“这套新型InFO架构真正将异质集成引向了芯片4.0时代，”Lu表示。“另一大创新则在于利用TIV实现互连，其类似于设立一条管芯并借此与外部相连。如此一来，大家即可拥有横向与垂直连接能力，且其直通芯片内与芯片外。这一点正是异质集成的关键所在。过去，我们无法实现TIV，因为当时尚不存在InFO技术。”
根据Lu的解释，利用InFO，芯片将能够直接与多种组件进行连通，其中包括透镜、传感器或者致动器等——相比之下，目前这些部件尚需要内置于系统内，而无法实现小型化。
“这就是利用InFO实现的硅材质与非硅材质异质集成方案，”Lu指出。“目前的这些部件全部被印刷在电路板之上，这会造成严重的能源浪费。我们距离最佳功耗水平仍有五个量级的道路要走。”
而在Lu看来，这也正是代工厂商、芯片设计师与系统厂商间巨大的新型合作潜力所在。芯片目前的产业整体规模为3000亿美元，但消费级电子产品则拥有高达1.6万亿美元的自身体量，他表示。
系统制造商将需要异质集成方案以创建更为袖珍的设备，同时保证其拥有更低功耗水平，Lu进一步补充称。
“这些新技术需要以非常顺利的过渡流程进行引入，毕竟我们距离摩尔定律的彻底失效只剩两代产品的时间，”Lu表示。“三栅极、3D NAND以及InFO技术都获得了相当顺利的发展态势。未来，芯片制程将缩小至5纳米水平，而其性能则与1纳米平面架构相当。”
原文发布时间为：2016年11月3日